|
| |
|
![[공학][시스템설계] CMOS VLSI LT 스파이스 (1 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_01_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (1 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (2 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_02_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (2 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (3 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_03_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (3 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (4 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_04_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (4 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (5 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_05_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (5 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (6 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_06_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (6 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (7 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_07_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (7 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (8 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_08_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (8 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (9 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_09_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (9 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (10 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_10_.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (10 페이지)")
|
![[공학][시스템설계] CMOS VLSI LT 스파이스 (1 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_01.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (1 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (2 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_02.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (2 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (3 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_03.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (3 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (4 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_04.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (4 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (5 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_05.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (5 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (6 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_06.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (6 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (7 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_07.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (7 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (8 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_08.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (8 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (9 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_09.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (9 페이지)")
![[공학][시스템설계] CMOS VLSI LT 스파이스 (10 페이지)](/View/[공학][시스템설계] CMOS VLSI LT 스파이스_hwp_10.gif "[공학][시스템설계] CMOS VLSI LT 스파이스 (10 페이지)")
[공학][시스템설계] CMOS VLSI LT 스파이스
파일 
[공학][시스템설계] CMOS VLSI LT 스파이스.hwp
[Size :
1 Mbyte
]
[공학][시스템설계] CMOS VLSI LT 스파이스.hwp
[Size :
1 Mbyte
]
분량 10 Page
가격 2,000 원
×
링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
본문/내용
Example1
(1) Control Panel
- LTspice의 제어 및 설정을 할 수 있다.
(2) 회로
↑ Highlight Net(같은 노드 표시)
(3) 회로
- Transient Analysis : 시간에 따른 회로 분석
- DC Analysis : DC 특성 분석
Example2
(1) OP-AMP 증폭기 설계
opamp의 내부회로를 꾸민다 Hierarchy탭에서 Create a new symbol 클릭
- draw기능으로 symbol 모양을 꾸밈 - input port와 output port를 설정(여기서 핀 이름을 같게 해야함)
- 내부회로도 파일 제목과 symbol그림 제목 같게하여 저장
- new schematic에서 전에 저장했던 소자를 불러와서 사용!!
1 : OPAMP 내부 회로도
2 : OPAMP symbol
3 : 증폭기 회로
4 : 3번회로 dc시뮬레이션 결과
(2) 3번회로 입력전압에 SINE파를 주고 과도해석(Transient Analysis)
★입력전압의 종류를 바꿀 때 : Voltage모양에서 마우스 우클릭 advanced를 클릭
사인파나 펄스파 같은 여러 종류의 전압을 가할 수 있다.
(3) 증폭기
Example3
(1) TF (전달함수)
(2) TF
(3) TF
(4) DC Analysis
(5) DC Analysis
(6) DC Analysis
(7) Transient Analysis
(8) AC Analysis
ac분석에서 그래프 y축이 왼쪽은 이득, 오른쪽은 위상을 볼 수 있다.
Example 4
(1) SCMOS Design kits
- www.mosis.com 홈페이지에서 SCMOS Design kits layout모델 텍스트파일을 다운 받는다.
- 이번 강의에서는 TSMC035(V01C_LO_NON_EPI)모델을 사용함.
- inverter 내부 회로를 꾸미고 symbol을 만든다. 여기서 inverter내부 …
- invert…
- invert…
| 📝 Regist Info |
|
I D : leew***** Date : 2013-07-16 FileNo : 11077205 |
Cart  | |
| |