올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
올레포트 : 대학레포트, 족보, 실험과제, 실습일지, 기업분석, 사업계획서, 학업계획서, 자기소개서, 면접, 방송통신대학, 시험 자료실
로그인  회원가입

파트너스

자료등록
 

다시받기

장바구니

코인충전

  • FET특성 및 증폭기 (1 페이지)
    1

  • FET특성 및 증폭기 (2 페이지)
    2

  • FET특성 및 증폭기 (3 페이지)
    3

  • FET특성 및 증폭기 (4 페이지)
    4

  • FET특성 및 증폭기 (5 페이지)
    5

  • FET특성 및 증폭기 (6 페이지)
    6

  • FET특성 및 증폭기 (7 페이지)
    7

  • FET특성 및 증폭기 (8 페이지)
    8

  • FET특성 및 증폭기 (9 페이지)
    9

  • FET특성 및 증폭기 (10 페이지)
    10

  • FET특성 및 증폭기 (11 페이지)
    11


  • 본 문서의
    미리보기는
    11 Pg 까지만
    가능합니다.
클릭 : 크게보기
  • FET특성 및 증폭기 (1 페이지)
    1

  • FET특성 및 증폭기 (2 페이지)
    2

  • FET특성 및 증폭기 (3 페이지)
    3

  • FET특성 및 증폭기 (4 페이지)
    4

  • FET특성 및 증폭기 (5 페이지)
    5

  • FET특성 및 증폭기 (6 페이지)
    6

  • FET특성 및 증폭기 (7 페이지)
    7

  • FET특성 및 증폭기 (8 페이지)
    8

  • FET특성 및 증폭기 (9 페이지)
    9

  • FET특성 및 증폭기 (10 페이지)
    10



  • 본 문서의
    (큰 이미지)
    미리보기는
    10 Page 까지만
    가능합니다.
  더블클릭 : 닫기
X 닫기
좌우이동 : 드래그

FET특성 및 증폭기

인쇄
바로가기
즐겨찾기 키보드를 눌러주세요
( Ctrl + D )
링크복사 링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
공유
파일  FET특성 및 증폭기.hwp   [Size : 637 Kbyte ]
분량   11 Page
가격  2,000


카트
다운받기
카카오 ID로
다운 받기
구글 ID로
다운 받기
페이스북 ID로
다운 받기
뒤로

본문/내용

FET특성 및 증폭기 1. 관련 이론 전기장 효과 트랜지스터(FET: field effect transistor) : 단극(單極)트랜지스터 또는 FET라고도 한다. 원리는 반도체의 소스(source)에서 집전극(集電極)의 드레인(drain)에 흐르는 전자류(電子流)를 게이트(gate)에 가한 전압에 의한 전기장으로 제어하는 것이다. 즉, 채널의 저항을 변화시켜 다수 캐리어의 흐름을 제어하는 것이다. 실효단면적을 변화시키는 것과(접합형 FET) 채널캐리어의 농도를 변화시키는 방법(MOS FET)으로 나눌 수 있다. W.쇼클레이 등이 트랜지스터를 발명한 동기는 FET를 만들기 위해서였는데, 실제로는 프랑스의 S.테츠너가 테크네트론으로서 실현하였다. 그 후 황화카드뮴 박막(薄膜)을 사용하는 것과, 또 실리콘 표면에 산화막을 만들고 그 위에 제어용 전극(게이트)을 만든 MOS(metal oxide semiconductor)형이 만들어져서 대규모 집적회로가 제작되었다. 그래서 초기에는 각변이 5 mm 정도의 웨이퍼에 수백 개의 FET를 형성할 수 있었으며, 점차 집적도가 높아져 갔다. - FET의 종류 ① FET는 접합형과 절연 게이트형(MOS형)이 있고, 다시 각각 n채널형과 p채널형으로 나눈다. ② 전극명은 드레인(D:drain), 소스(S:source) 및 게이트(G:gate)로 3단자이다. - 접합형 FET에 흐르는 전류 1. 전압을 가하는 방법과 흐르는 전류 VDS가 작을 때 ID는 VDS이 비례하나, VDS가 어느값 이상 커지면 ID는 VDS에 그다지 영향을 받지 않고 포화되어 VGS에 의해 크게 변화한다. 2. FET 내부에서의 전자 움직임 ① 공핍층(depletion layer) : pn접합면에는 역전압이 가해져 있으므로 접합면 가까이의 자유 전자가 없는 영역. ② 채널(channel) : n형 반도체 내에서 공핍층을 제외한 영역은 VDS에 의해 자유 전자가 이동하는 영역. ③ VGS를 가할 경우 : VGS〓0[V]…



📝 Regist Info
I D : leew*****
Date : 2012-04-10
FileNo : 11041076

Cart