초저전력 회로설계 기술개발 -전기전자공학부 과제

xxxxxx-4-8 4,5차년도 심의 * 소과제명 :초저전력 회로설계 기술개발 xxxxxx-4-8 4,5차년도 심의 * 목 차 1. 4차년도 연차보고서 연구추진 체계도 4차년도 추진일정표 제안한 XOR/XNOR 게이트 2차 ALU 2차 MAC SRAM 요약 사업비 계획/집행 실적 2. 5차년도 사업계획서 5차년도 추진일정표 5차년도 계획수정 내용 DSP Core용 연산기 요약 3. 위탁과제 (전북대) 저전력 고주파 회로설계 xxxxxx-4-8 4,5차년도 심의 * 4차년도 연차보고서 xxxxxx-4-8 4,5차년도 심의 * 연구 추진 체계도 초저전력 회로 설계 기술 개발 Transistor Logic Architecture System Gated Clock Pipelining Parallel Processing Bus Multiplexing Retiming Folding Cell Library Activity Reduction Logic Optimization TR Sizing Floor-Planning Logic Partitioning Swing Voltage - Reduction Power - Management Mode Low Power [XOR/XNOR, Adder, ALU, MAC] Low Power DSP Core용 연산기 xxxxxx-4-8 4,5차년도 심의 * 4차년도 추진 일정표 xxxxxx-4-8 4,5차년도 심의 * 제안한 XOR/XNOR 게이트 설계 기존 회로(Wang’s XOR/XNOR)에 비해 DC 전류를 줄인 저전력 XOR/XNOR 게이트 설계. 제안한 회로는 공정조건에 의존. PMOS의 문턱전압이 NMOS보다 큰 경우 제안한 XNOR게이트가 효과적이고, NMOS의 문턱전압이 PMOS보다 큰 경우 제안한 XOR게이트가 효과적임. 기존의 게이트는 공정조건에 따라서 출력…
기존의 …