|
| |
|
02_hwp_01_.gif "전계 효과 트랜지스터 (1 페이지)")
02_hwp_02_.gif "전계 효과 트랜지스터 (2 페이지)")
02_hwp_03_.gif "전계 효과 트랜지스터 (3 페이지)")
02_hwp_04_.gif "전계 효과 트랜지스터 (4 페이지)")
|
02_hwp_01.gif "전계 효과 트랜지스터 (1 페이지)")
02_hwp_02.gif "전계 효과 트랜지스터 (2 페이지)")
02_hwp_03.gif "전계 효과 트랜지스터 (3 페이지)")
02_hwp_04.gif "전계 효과 트랜지스터 (4 페이지)")
전계 효과 트랜지스터
파일 
[전기전자] 전계효과트랜지스터 (전자회로)02.hwp
[Size :
33 Kbyte
]
[전기전자] 전계효과트랜지스터 (전자회로)02.hwp
[Size :
33 Kbyte
]
분량 4 Page
가격 1,700 원
×
링크주소가 복사 되었습니다.
원하는 곳에 붙혀넣기 하세요
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
1) 접합형 FET (Junction FET(JFET)), 2) Biased JFET, 3) Drain Curve, 4) 전달 콘덕턴스곡선(transconductance curve), FileSize : 34K
목차/차례
- 1) 접합형 FET (Junction FET(JFET))„) Biased JFET…) Drain Curve†) 전달 콘덕턴스곡선(transconductance curve)
본문/내용
그림13-2는 정상적으로 bias된 JFET를 나타낸다. BJT에서는 베이스-에미터간에는 순방향으로 bias 되는데 반하여 JFET에서는 반드시 역방향으로 bias 된다는 사실이 다르다.
그림13-2에서 Gate는 Source와 Drain에 대해 역방향으로 bias되기 때문에 n-type 반도체의 전하운반자는 Gate에 대해 먼쪽으로 이동하게 된다. 그래서 p-type과 n-type 사이에는 극성을 띄지 않는 층(layer)이 존재하게 되는데 이 층을 공핍층(Depletion Layer)이라 부른다.
또한 아래 그림에서 전하운반자의 흐름은 n-type 반도체 내에서만 가능하기 때문에 전자가 전하운반자가 되고, 가 커지면 Gate가 다른 전극에 비해 더 음이 되기 때문에 공핍층의 두께가 두꺼워지게 된다. 전하운반자가 흐르는 경로를 channel이라 부르는데 가 커질수록 channel은 좁아지게 된다.
참고문헌
전계효과 트랜지스터, 김보연 편 지음, 한진
트랜지스터, 단우일부 지음, GB기획센터 옮김, 한진
트랜지스터, 단우일부 지음, GB기획센터 옮김, 한진
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : camp***** Date : 2009-08-24 FileNo : 10956949 |
Cart  | |
| |