|
| |
|
|
창원대 전기전자회로 응용실험 리포트 3.Tansistor/MOSFET
인 쇄
바로가기
즐겨찾기
키보드를 눌러주세요( Ctrl + D )
링크복사
링크주소가 복사 되었습니다.원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
외부공유
파일 
예비3.transistor,mosfet.hwp
[Size :
305 Kbyte
]
예비3.transistor,mosfet.hwp
[Size :
305 Kbyte
]
분량 3 Page
가격 1,200 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
창원대 전기전자회로응용실험 리포트/pspice simulator로 회로결선 + 결과파형 /실험 중 일부임을 밝힘
본문/내용
실험순서
1.그림 3.2의 npn transistor bias 회로를 결선하여라. v_bb 전아ㅂ을 0에서 5v 사이오 가변시키면서 v_ce 전압의 변화를 관찰하고, v_ce〓5v 로 될 때 v_bb 전압과 v_be 전압을 측정하여 h_fe와 동작점 Q(V_ce,I_c)를 구하여라.
2.그림 3.10의 npn transistor 증폭회로를 결헌하여라. function generator의 offset 전압을 0으로 두고 v_bb전압과 v_ce 전압의 파형을 그려라. 그림을 그린 다음 offset 전압을 조정하면서 v_ce 전압의 파형을 관찰하여라(transistor의 포화 및 차단영역에서 신호의 증폭이 이루어지지 않는 사실 확인.)
V_off 〓 0, 0.7, 1.7, 2.7[V]일 때 파형참고문헌
전기전자회로응용실험
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : dufk****** Date : 2020-06-25 FileNo : 20065147 |
Cart  | |
| |