|
| |
|
|
회로망해석 프로젝트00.
인 쇄
바로가기
즐겨찾기
키보드를 눌러주세요( Ctrl + D )
링크복사
링크주소가 복사 되었습니다.원하는 곳에 붙혀넣기 하세요
( Ctrl + V )
외부공유
파일 
회로망해석 프로젝트00.hwp
[Size :
583 Kbyte
]
회로망해석 프로젝트00.hwp
[Size :
583 Kbyte
]
분량 18 Page
가격 3,000 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
회로망해석 프로젝트00
위 자료 요약정리 잘되어 있으니
잘 참고하시어 학업에 나날이
발전이 있기를 기원합니다 ^^
회로망해석프로젝트00
위 자료 요약정리 잘되어 있으니
잘 참고하시어 학업에 나날이
발전이 있기를 기원합니다 ^^
회로망해석프로젝트00
목차/차례
1. 프로젝트 1
1) 페 이 저 회 로
○ 설계 목표○ 회로분석 및 페이저회로
2) 부하가 흡수하는 실평균전력 최대값 측정
3) 자체평가
◦ 업무 분담4) 분석 및 토의 결과
ο 회로 분석ο 실평균전력 최대값 측정
2. Project2
1) 회 로 설 계
(1) 설계 목표
(2) RC직렬회로(고역통과필터)
◦ 이론◦ 차단주파수
○ RC회로도
◦ 파형이 1kHz 일때
- 1kHz 파형도
◦ 파형이 10kHz 일때
◦ 파형이 20kHz 일 때
◦ 파형이 10kHz 일 때
◦ 파형이 20kHz 일 때
◦ 파형이 100kHz 일 때
파형(20k)
파형(0.1k)
파형(200k)
◦ 파형이 10kHz 일때
◦ 파형이 20kHz 일 때
2) LC직렬회로(저역통과필터)
3) RL회로도
◦ 파형이 1kHz 일 때◦ 파형이 10kHz 일 때
◦ 파형이 20kHz 일 때
◦ 파형이 100kHz 일 때
4) 신호 분리 필터
파형(10k)파형(20k)
파형(0.1k)
파형(200k)
5) 자체평가
6) 분석 및 토의 결과
ο 각 필터의 실사용 예본문/내용
3) 자체평가
◦ 업무 분담
- 김제훈 : Pspice 시뮬레이션 --- 40%
- 신인식 : 보고서 작성 및 발표 자료 작성 --- 30%
- 이종석 : 발표 준비 및 기본 지식공부 --- 30%
4) 분석 및 토의 결과
ο 회로 분석
- 전류 iR은 전류분배 법칙에 의해 0.55∠-164.1°임을 간단히 구할 수 있음
- 회로는 병렬이므로 R에 걸리는 전압이 회로 전체에 걸리는 전압 됨
- 전압 v는 0.27∠-164.1°
※ 이러한 병렬회로의 경우 R에 걸리는 전류의 위상이 회로전체에 걸리는 전압의 위상이 된다는 것을 확인함
ο 실평균전력 최대값 측정
- 을 이용
- 전류와 전압이 같을 때 실평균 전력의 값은 최대값을 가리킴
※ Pspice의 파형도를 이용하여 실평균 전력의 최대값을 확인 할 수 있었다.
◦ 업무 분담
- 김제훈 : Pspice 시뮬레이션 --- 40%
- 신인식 : 보고서 작성 및 발표 자료 작성 --- 30%
- 이종석 : 발표 준비 및 기본 지식공부 --- 30%
4) 분석 및 토의 결과
ο 회로 분석
- 전류 iR은 전류분배 법칙에 의해 0.55∠-164.1°임을 간단히 구할 수 있음
- 회로는 병렬이므로 R에 걸리는 전압이 회로 전체에 걸리는 전압 됨
- 전압 v는 0.27∠-164.1°
※ 이러한 병렬회로의 경우 R에 걸리는 전류의 위상이 회로전체에 걸리는 전압의 위상이 된다는 것을 확인함
ο 실평균전력 최대값 측정
- 을 이용
- 전류와 전압이 같을 때 실평균 전력의 값은 최대값을 가리킴
※ Pspice의 파형도를 이용하여 실평균 전력의 최대값을 확인 할 수 있었다.
| 📝 Regist Info |
|
I D : idsn***** Date : 2014-06-05 FileNo : 16187077 |
Cart  | |
| |