[전자공학과] VHDL[VHSIC HardwareDe스크립트ion Language]에 대하여

VHDL에 대하여
(VHSIC HardwareDe스크립트ion Language)
- 목차

1. VHDL의 뜻

2. VHDL이 만들어진 배경

3. VHDL의 장점

4. VHDL의 단점

5. 하드웨어 디자인과 프로그래밍 언어적 디자인

6. 제품제작에 VHDL이 쓰이는 과정

7. VDHL의 규칙

8. VDHL용어의 정의와 표현

9. VHDL 예약어 / 키워드

10. VHDL 주석

11. VDHL 식별어

12. VDHL 기본구성과 표현

13. 마치며..

1. VHDL의 뜻

VHDL(VHSIC Hardware De스크립트ion Language)는 원래 미국 국방부에서 주문형 집적회로(ASIC)의 문서화에 사용하기 위해 만든 언어였다. 즉, 복잡한 매뉴얼로 회로의 동작 내용을 설명하는 대신, 회로의 동작 내용을 문서화하여 설명하기 위해 개발했다. 그러나 이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어 들여서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 컴퓨터 시스템의 설계ㆍ제조, 우주항공, 통신, CAD 툴을 개발, IC모델의 개발 등…(생략)

2. VHDL이 만들어진 배경

오늘날 DoD에서 채택한 VHDL은 매우 범용적인 형식을 취하고 있는데, 하드웨어의 기술에 표준을 두도록 함으로써 특별한 설계 툴에 구애받지 않으며 최종 상품을 제작하는데 특정 제작자를 선정해야하는 제한이 필요 없도록 한 것이다.