|
|
| VHDL_Lab_02_우선순위인코더 설계 / . / VHDL_Lab_02_우선순위인코더 설계 |
|
|
|
|
|
|
|
| 1. 교통 신호 제어기(TLC)의 개요 2. 하위 레벨 성분의 VHDL모델링 3. 교통신호 제어 흐름도 FileSize : 594K / 1. 교통 신호 제어기(TLC)의 개요 2. 하위 레벨 성분의 VHDL모델링 3. 교통신호 제어 흐름도 / 차량의 통행이 많은 교차로와 간선 도로 상의 차량의 흐름을 원활하게 하면서 동시에 차량이 많이 집중되어 있을 때에는 순차적인 통행을 보장하는 교통 신호 제어기… |
|
|
|
|
|
|
|
| ‥le 10. Attribute / VHDL을 사용하여 하드웨어를 표현하기 위한 기본 구성은 Entity와 Architecture으로 나눌수 있으며 entity는 하드웨어의 인터페이스를 정의하며 architecture는 하드웨어를 내부를 표현하는 부분이다. Entity는 설계하고자 하는 회로의 외부적인 관점을 표현한다. 즉 Entity는 밖에서 보여지는 입출력 인터페이스와 그 이름을 정의하고 검사와 동작에 필요한 par… |
|
|
|
|
|
|
|
| 1. VHDL의 출현 배경 및 변화 과정 2. VHDL의 특징 3. VHDL의 하드웨어 모델 FileSize : 19K / 1. VHDL의 출현 배경 및 변화 과정 2. VHDL의 특징 3. VHDL의 하드웨어 모델 / (1) VHDL의 장점 * Technology Independence and Public Availability 표준 언어로 사용되므로 대중성을 띤다. 대중성을 띈다는 의미는 컴퓨터의 고수준(high level) 언어와 같은 설계 기술 언어로… |
|
|
|
|
|
|
|
| 1. VHDL(Very High Speed Integrated Circuit Hardware Description Language) 특징 2. VHDL 규칙과 표현 3. Entity 선언과 Architecture Body 선언 4. 객체(Object)와 자료형(Data Type) 및 연산자(Operator) 5. 동작적 표현(Behavioral Description)과 구조적 표현 (Structural Desciption) 6. 순차 처리문과 병행 처리문 FileSize : 102K / 1. VHDL(Very High… |
|
|
|
|
|
|
|
| [공학] VHDL 설계 언어 실습(문법적용) / ◆ logic1 1.소스 library ieee; use ieee.std_logic_1164.all; entity logic1 is port(a,b,c :in bit; y :out bit); end logic1; architecture sample of logic1 is signal w, x : bit; begin no1: process(a,b) begin if (a〓`1`) or (b〓`1`) then w `〓 `1`; else w `〓`0`; end if; end process; no2:… |
|
|
|
|
|
|
|
|
|
|
| [자연과학] 논리회로설계 - vhdl을 이용한 도어락(door lock) 설계 / 논리회로설계 - vhdl을 이용한 도어락(door lock) 설계 1. 도어락의 개요 도어락은 번호를 입력받아서 그 번호가 일치할 경우 문이 열리고 일정 횟수 이상을 틀릴 경우 알람이 작동한다. 2. 입력, 출력 및 상태 ① 입력 - 클럭 : clk - 리셋 : rst - 입력버튼 : ps_start - 종료버튼 : ps_end - 수정버튼 : ps_mo… |
|
|
|
|
|
|
|
| [디지털시스템] VHDL을 이용하여 ALU[Arithmetic logic unit]을 설계 / 1. Background - 산술논리 연산장치 ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리동작을 담당한다. 일반적으로 ALU는 입력된 연산자와, 현재 더해지고 있는 연산자, 누산기에 저장된 결과, 그리고 시프트된 결과들을 저장하기 위한 공간을 가지고 있으며, ALU내의 비트의 … |
|
|
|
|
|
|
|
| [전자공학과] VHDL[VHSIC HardwareDe스크립트ion Language]에 대하여 / VHDL에 대하여 (VHSIC HardwareDe스크립트ion Language) - 목차 1. VHDL의 뜻 2. VHDL이 만들어진 배경 3. VHDL의 장점 4. VHDL의 단점 5. 하드웨어 디자인과 프로그래밍 언어적 디자인 6. 제품제작에 VHDL이 쓰이는 과정 7. VDHL의 규칙 8. VDHL용어의 정의와 표현 9. VHDL 예약어 / 키워드 10. VHDL 주석 11. VDH… |
|
|
|
|
|
_docx_01_.gif)
_docx_01_.gif',3,'레포트','공학기술',3000) "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
 "미리보기"){kind=small}
![[공학] VHDL 설계 언어 실습(문법적용)](/View/[공학] VHDL 설계 언어 실습(문법적용)_hwp_01_.gif)
_hwp_01_.gif',26,'레포트','공학기술',3000) "미리보기"){kind=small}
 "미리보기"){kind=small}
![[자연과학] 논리회로설계 - vhdl을 이용한 도어락(door lock) 설계](/View/[자연과학] 논리회로설계 - vhdl을 이용한 도어락(door lock) 설계_hwp_01_.gif)
 설계_hwp_01_.gif',13,'레포트','자연과학',2000) "미리보기"){kind=small}
![[디지털시스템] VHDL을 이용하여 ALU[Arithmetic logic unit]을 설계](/View/[디지털시스템] VHDL을 이용하여 ALU[Arithmetic logic unit]을 설계_hwp_01_.gif)
 "미리보기"){kind=small}
![[전자공학과] VHDL[VHSIC HardwareDe스크립트ion Language]에 대하여](/View/[전자공학과] VHDL[VHSIC HardwareDescription Language]에 대하여_hwp_01_.gif)
 "미리보기"){kind=small}
장바구니
