|
실험회로 10. 연산 증폭기 특성
`결과보고서`
Ⅰ. 실험 목적
1) 연산증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다.
2) 비반전 증폭기와 반전 가산기를 연산증폭기를 이용하여 구성한다.
Ⅱ. 실험 결과 및 분석
1.연산 증폭기의 이득
R_F
R_R
V_p-p
이득
위상
출력
입력
10000
100
14.4
210m
68.57
1,000
14
1.44
9.22
10,000
14.2
13.69
1.037
180
100K
2.12
20
0.106
200K
1.06
20
0.053
1000K
216m
20
0.xxx8
이 실험은 연산증폭기의 입력단자에 달려있는 저항 의 크기를 변화시켰을때 전압이득을 관찰하는 실험이었다. 실험 결과를 보면 전압이득은 과 의 비에 따라 변하게 되었고 위상은 반대였다.
X
왼쪽그림을 보자. 먼저 키르히호프 전류 법칙을 적용하면
이다. 이므로
,…(생략)
14.4
|
변하는가
아니다. 연산증폭기의 최대 무 왜곡 정현파 출력은 바이어스로 주는 및 에 따라 변한다. 증폭기가 최대로 증폭해 줄 수 있는 양의 한계전압이 이고 음의 한계 전압이 이다.
2. 출력과 입력 전압의 극성 사이에 상관 관계가 있는가
반전증폭기의 경우 출력파형은 입력파형의 180도 위상이 변한 극성이 나타났다. 비반전증폭기의 경우 출력파형과 입력파형의 위상이 같은 극성이 나타났다. 이는 이론적으로 알고있는 (반전증폭기), (비반전증폭기)를 통하여도 알수 있고, 실험결과를 통해서도 확인 할 수 있었다.
3. 반전 증폭기의 실험적 이득과 RF, RR 간에는 어떠한 관계가 있는가
이다. 즉, 두 저항의 비에 비례하여 입력 전압이 출력 전압으로 증폭된다. 이는 위의 반전 증폭기의 결과에서도 확인할 수 있다.
4. 연산 증폭기의 슬루율이 2V/㎲라 할 때, 만일 대신호 입력이 연산 증폭기를 구동한다면, 출력이 10V에서 +10V까지 변하는 데에는 얼마의 시간이 소요되는가
10㎲
인 쇄
바로가기
실험10결과보고서. 연산 증폭기 특성.hwp
[Size :
29 Mbyte
]
장바구니
