초저전력 회로설계 기술개발 -전기전자공학부 과제

xxxxxx-4-8
4,5차년도 심의
*
소과제명 :초저전력 회로설계 기술개발
xxxxxx-4-8
4,5차년도 심의
*
목 차

1. 4차년도 연차보고서

연구추진 체계도
4차년도 추진일정표
제안한 XOR/XNOR 게이트
2차 ALU
2차 MAC
SRAM
요약
사업비 계획/집행 실적

2. 5차년도 사업계획서

5차년도 추진일정표
5차년도 계획수정 내용
DSP Core용 연산기
요약

3. 위탁과제 (전북대)

저전력 고주파 회로설계
xxxxxx-4-8
4,5차년도 심의
*
4차년도 연차보고서
xxxxxx-4-8
4,5차년도 심의
*
연구 추진 체계도
초저전력 회로 설계 기술 개발
Transistor
Logic
Architecture
System
Gated Clock
Pipelining
Parallel Processing
Bus Multiplexing
Retiming
Folding
Cell Library
Activity Reduction
Logic Optimization
TR Sizing
Fl…(생략)