• 전계 효과 트랜지스터    (1 페이지)
    1

  • 전계 효과 트랜지스터    (2 페이지)
    2

  • 전계 효과 트랜지스터    (3 페이지)
    3

  • 전계 효과 트랜지스터    (4 페이지)
    4


  • 본 문서의
    미리보기는
    4 Pg 까지만
    가능합니다.
(더블클릭:확대)
더크게 보기 ▼
(드래그:좌우이동)
닫기 ▲
  • 전계 효과 트랜지스터    (1 페이지)
    1

  • 전계 효과 트랜지스터    (2 페이지)
    2

  • 전계 효과 트랜지스터    (3 페이지)
    3

  • 전계 효과 트랜지스터    (4 페이지)
    4



  • 본 문서의
    (큰 이미지)
    미리보기는
    4 Page 까지만
    가능합니다.
(더블클릭:축소)
작게 보기 ▲
(드래그:좌우이동)


전계 효과 트랜지스터


레포트 > 공학기술
  [전기전자] 전계효과트랜지스터 (전자회로)02.hwp   [Size : 33 Kbyte ]
  1,700   4 Page
 
  _%
 




자료설명

1) 접합형 FET (Junction FET(JFET)), 2) Biased JFET, 3) Drain Curve, 4) 전달 콘덕턴스곡선(transconductance curve), FileSize : 34K

본문/목차

1) 접합형 FET (Junction FET(JFET))
2) Biased JFET
3) Drain Curve
4) 전달 콘덕턴스곡선(transconductance curve)

그림13-2는 정상적으로 bias된 JFET를 나타낸다. BJT에서는 베이스-에미터간에는 순방향으로 bias 되는데 반하여 JFET에서는 반드시 역방향으로 bias 된다는 사실이 다르다. 그림13-2에서 Gate는 Source와 Drain에 대해 역방향으로 bias되기 때문에 n-type 반도체의 전하운반자는 Gate에 대해 먼쪽으로 이동하게 된다. 그래서 p-type과 n-type 사이에는 극성을 띄지 않는 층(layer)이 존재하게 되는데 이 층을 공핍층(Depletion Layer)이라 부른다. 또한 아래 그림에서 전하운반자의 흐름은 n-type 반도체…(생략)

전계효과 트랜지스터, 김보연 편 지음, 한진

트랜지스터, 단우일부 지음, GB기획센터 옮김, 한진

전계효과   트랜지스터   fet   전자   전하   전계   전기전자   전계효과트랜지스터   전자회로   02  


회사소개 | 개인정보취급방침 | 고객센터olle@olleSoft.co.kr
올레소프트 | 사업자 : 408-04-51642 ㅣ 광주 서구 상무대로 911번길 42, 102-104 | 채희준 | 통신 : 서구272호
Copyrightⓒ www.allreport.co.kr All rights reserved | Tel.070-8744-9518
개인정보취급방침고객센터olle@olleSoft.co.kr
올레소프트 | 사업자 : 408-04-51642 | Tel.070-8744-9518