|
| |
|
|
논리회로 설계- 디코더, 인코더에 대해서
파일 
논리회로 설계- 디코더, 인코더에 대해서.hwp
[Size :
358 Kbyte
]
논리회로 설계- 디코더, 인코더에 대해서.hwp
[Size :
358 Kbyte
]
분량 6 Page
가격 1,500 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
본문/내용
1. 개 요
○ 가산기 설계를 통한 전반적인 Modelsim, Xilinx ISE 사용법 실습○ TEST bench, simulation 방법 이해
2. 문 제
(1) 3*8 Decoder
-Behavioral modelinglibrary ieee;
use ieee.std_logic_1164.all;
entity decoder is
port (x : in std_logic_vector(2 downto 0);
d : out std_logic_vector(7 downto 0));
end decoder;
architecture behavioral of decoder is
begin
process (x)
begin
case x is
when "000" => d <= "10000000" ;
when "001" => d <= "xxx00000" ;
when "xxx" => d <= "0xxx0000" ;
when "xxx" => d <= "00xxx000" ;
when "100" => d <= "000xxx00" ;
when "101" => d <= "0000xxx0" ;
when "110" => d <= "00000xxx" ;
when others => d <= "00000001" ;
end case;
end process;
end behavioral;
-Data flow modeling
library ieee;
use ieee.std_logic_1164.all;
entity decoder_dataflow is
p…(생략)
d(2) <= not x(0) and x(1) and not x(2);
d(3) <= x(0) and x(1) and not x(2);
d(4) <= not x(0) and not x(1) and x(2);
d(5) <= x(0) and not x(1) and x(2);
d(6) <= not x(0) and x(1) and x(2);
d(7) <= x(0) and x(1) and x(2);
| 📝 Regist Info |
|
I D : leew***** Date : 2012-04-10 FileNo : 11041193 |
Cart  | |
| |