실험10결과보고서. 연산 증폭기 특성

실험회로 10. 연산 증폭기 특성 `결과보고서` Ⅰ. 실험 목적 1) 연산증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 의해 결정됨을 실험으로 확인한다. 2) 비반전 증폭기와 반전 가산기를 연산증폭기를 이용하여 구성한다. Ⅱ. 실험 결과 및 분석 1.연산 증폭기의 이득 R_F R_R V_p-p 이득 위상 출력 입력 10000 100 14.4 210m 68.57 1,000 14 1.44 9.22 10,000 14.2 13.69 1.037 180 100K 2.12 20 0.106 200K 1.06 20 0.053 1000K 216m 20 0.xxx8 이 실험은 연산증폭기의 입력단자에 달려있는 저항 의 크기를 변화시켰을때 전압이득을 관찰하는 실험이었다. 실험 결과를 보면 전압이득은 과 의 비에 따라 변하게 되었고 위상은 반대였다. X 왼쪽그림을 보자. 먼저 키르히호프 전류 법칙을 적용하면 이다. 이므로 , 가 된다. 즉 출력 파형은 입력파형의 180도 위상이 변한 반대 극성이 나타나고 가된다.(이실험에서) 실험결과는 위에서 유도한 와 같은 결과가 나왔다. 2.비반전 증폭기 R_F R_R V_p-p 이득 위상 차 출력 입력 10000 100 13.6 132m 103.03 1,000 11.2 1 11.2 10,000 14.4 7 2.057 100K 14.4 12.7 1.134 200K 14 12.9 1.085 1000K 14.4 13.9 1.036 이 실험은 비반전 증폭기의 입력단자에 달려있는 저항 의 크기를 변화시켰을 때 전압이득을 관찰하는 실험이었다. X 왼쪽 그림을 보자. 이다. 이므로 , 이 된다. 즉 출력파형의 위상 및 극성은 입력파형과 같으며 이 된다. 비반전 가산기의 실험결과 이론적으로 알고 있는 와 비교적 작은 오차를 같는 결과를 가졌다. 3.출력 옵셋 전압 Vout Vin 시뮬…
…