|
| |
|
|
슈퍼스칼라 프로세서에서 값 예측기의 성능평가
파일 
슈퍼스칼라 프로세서에서 값 예측기의 성능평가.hwp
[Size :
147 Kbyte
]
슈퍼스칼라 프로세서에서 값 예측기의 성능평가.hwp
[Size :
147 Kbyte
]
분량 6 Page
가격 1,000 원
×
링크 주소가 복사되었습니다.
링크 주소가 복사되었습니다.
원하는 곳에 붙혀넣기 하세요
카트
|
다운받기
|
 네이버 ID로 다운 받기  카카오 ID로 다운 받기  구글 ID로 다운 받기  페이스북 ID로 다운 받기 |
뒤로
|
자료설명
와이드 이슈 슈퍼스칼라 프로세서에서 명령어 수준의 병렬성 처리는 한 프로세스에서 여러 개의 명령을 이슈하여 병렬로 실행하는 기법이다. 이러한...
본문/내용
와이드 이슈 슈퍼스칼라 프로세서에서 명령어 수준의 병렬성 처리는 한 프로세스에서 여러 개의 명령을 이슈하여 병렬로 실행하는 기법이다. 이러한 ILP처리에서 주요한 장애요소로는 명령들 간의 데이터 종속성 문제인데, 이러한 데이터 종속관계의 문제는 명령의 병렬처리를 방해한다. 즉, 현재의 명령이 이전 명령과 종속관계가 있으면 이전 명령의 결과가 나올 때까지 현재의 명령은 이슈되어 병렬로 실행할 수 없게 된다. 따라서 ILP의 장애요소의 명령들간의 데이터 종속문제를 극복하기 위한 방법으로 데이터 값 예측 기법들이 활발히 연구되고 있다[..........]. 데이터 값 예측기법은 최근에 실행되는 명령들의 결과 값을 미리 예측하여 모험적으로 실행(speculative execution)하므로써 명령들과 데이터 종속관계가 있는 명령들이 중지되지 않고 계속 이슈하여 실행되게 함으로써 성능을 향상시키는 기법이다.
대부분의 고성능의 와이드 이슈 슈퍼스칼라 프로세서는 명령어 수준 병렬성을 이용하여 다수의 명령을 동시에 이슈하고 처리하여 성능을 향상시키고 있다. 이들 프로세서에서 높은 명령어 수준 병렬성을 유지하려면 사이클 당 많은 명령을 페치하여…(생략)
대부분의 고성능의 와이드 이슈 슈퍼스칼라 프로세서는 명령어 수준 병렬성을 이용하여 다수의 명령을 동시에 이슈하고 처리하여 성능을 향상시키고 있다. 이들 프로세서에서 높은 명령어 수준 병렬성을 유지하려면 사이클 당 많은 명령을 페치하여…(생략)
참고문헌
[1] D.Burger and T.Austin, `The Simplescalar Tool Set, Version 2.0`, Technical Report CS-RT-97-1342, University of Wisconsin, Madison, June 1997
[2] S.lee and P.Yew, `Decoupled Value Prediction on Trace Processors`, Proceedings of the 6th International Symposium on High Performance Computer Architecture (HPCA-6), 2000.
[3] S.Lee and P.Yew `On Some Implementation Issues for Value Prediction on Wide-Issue ILP Processors,` International Conference
on Parallel Architectures and Compilation Techniques (PACT 2000), Oct. 2000.
[4] M.Lipasti, and J.Shen, `Exceeding th Limit via Value Prediction`, Exceedings of the 29th International Symposium on Microarchitecture (MICRO-29), Dec. 1996
[5] E. Rotenberg, S.B., and J.Smith, `Trace Cache: a Low Latency Approache to High Bandwidth Instruction Fetching`, Technical Report: University of Wisconsin-Madison Technical Report #1310, Apr. 1996.
[6] Y. Sazeides, and J.Smith, `The Predicatability of Data Values`, Proceedings of the 30th International Symposium on Microarchitecture (MICRO-30), Dec. 1997.
[7] K.Skadron, M.Martonosi, and D.Clark. `Speculative Updates of Local and Global Branch History` A Quantitative Analysis,` Journal of Instruction-Level Parallelism, vol.2, Jan. 2000.
[8] K.Wang, M.Franklin, `Highly Accurate data value Predictions using Hybrid Predictor,`Proceedings of the 30th International Symposium on Microarchitecture (MICRO-30), Dec. 1997.
[2] S.lee and P.Yew, `Decoupled Value Prediction on Trace Processors`, Proceedings of the 6th International Symposium on High Performance Computer Architecture (HPCA-6), 2000.
[3] S.Lee and P.Yew `On Some Implementation Issues for Value Prediction on Wide-Issue ILP Processors,` International Conference
on Parallel Architectures and Compilation Techniques (PACT 2000), Oct. 2000.
[4] M.Lipasti, and J.Shen, `Exceeding th Limit via Value Prediction`, Exceedings of the 29th International Symposium on Microarchitecture (MICRO-29), Dec. 1996
[5] E. Rotenberg, S.B., and J.Smith, `Trace Cache: a Low Latency Approache to High Bandwidth Instruction Fetching`, Technical Report: University of Wisconsin-Madison Technical Report #1310, Apr. 1996.
[6] Y. Sazeides, and J.Smith, `The Predicatability of Data Values`, Proceedings of the 30th International Symposium on Microarchitecture (MICRO-30), Dec. 1997.
[7] K.Skadron, M.Martonosi, and D.Clark. `Speculative Updates of Local and Global Branch History` A Quantitative Analysis,` Journal of Instruction-Level Parallelism, vol.2, Jan. 2000.
[8] K.Wang, M.Franklin, `Highly Accurate data value Predictions using Hybrid Predictor,`Proceedings of the 30th International Symposium on Microarchitecture (MICRO-30), Dec. 1997.
|
저작권정보
 |
|
*위 정보 및 게시물 내용의 진실성에 대하여 회사는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다. 위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다. 저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해신고 를 이용해 주시기 바랍니다.
|
| 📝 Regist Info |
|
I D : mina******* Date : 2012-11-02 FileNo : 16069725 |
Cart  | |
| |