[공학] 기초 회로 실험 - ttl cmos

1. 실험 결과

(1) `그림 13.4`의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력 값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.

`13.4` 2입력 NOR 게이트
10[V] 인가시 A〓0, B〓0 일때의 결과값
5 [V] 인가시 A〓0, B〓0 일때의 결과값
10[V] 인가
5[V] 인가
A
B
C
A
B
C
0
0
10.506
0
0
5.005
0
10
0.045
0
5
0.001
10
0
0.034
5
0
0.054
10
10
0.058
5
5
0.044

(2) `그림 13.5`의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.

`13.4` 2입력 NAND 게이트
10[V] 인가시 A〓10, B〓10 일때의 결과값
5 [V] 인가시 A〓10, B〓10 일때의 결과값
10[V] 인가
5[V] 인가
A
B
C
A
B
C
0
0
10.045
0
0
5.0…(생략)

(3) `그림 13.6`의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라.(R〓1㏀, 2.2㏀, 4.7㏀, 10㏀, 470㏀)

R〓2.2㏀ 일때 결과값

3.255

4.230

5.003