FET특성 및 증폭기

FET특성 및 증폭기

1. 관련 이론

전기장 효과 트랜지스터(FET: field effect transistor)
: 단극(單極)트랜지스터 또는 FET라고도 한다. 원리는 반도체의 소스(source)에서 집전극(集電極)의 드레인(drain)에 흐르는 전자류(電子流)를 게이트(gate)에 가한 전압에 의한 전기장으로 제어하는 것이다. 즉, 채널의 저항을 변화시켜 다수 캐리어의 흐름을 제어하는 것이다.
실효단면적을 변화시키는 것과(접합형 FET) 채널캐리어의 농도를 변화시키는 방법(MOS FET)으로 나눌 수 있다. W.쇼클레이 등이 트랜지스터를 발명한 동기는 FET를 만들기 위해서였는데, 실제로는 프랑스의 S.테츠너가 테크네트론으로서 실현하였다. 그 후 황화카드뮴 박막(薄膜)을 사용하는 것과, 또 실리콘 표면에 산화막을 만들고 그 위에 제어용 전극(게이트)을 만든 MOS(metal oxide semiconductor)형이 만들어져서 대규모 집적회로가 제작되었다. 그래서 초기에는 각변이 5 mm 정도의 웨이퍼에 수백 개의 FET를 형성할 수 있었으며, 점차 집적도가 높아져 갔다.
- FET의 종류

① FET는 접합형과 절연 게이트형(MOS형)이 있고, 다시 각각 n채널형과 p채널형으로 나눈다.

② 전극명은 드레인(D:drain), 소스(S:source) 및 게이트(G:gate)로 3단자이다.

-…(생략)

2. FET 내부에서의 전자 움직임

① 공핍층(depletion layer) : pn접합면에는 역전압이 가해져 있으므로 접합면 가까이의 자유 전자가 없는 영역.

② 채널(channel) : n형 반도체 내에서 공핍층을 제외한 영역은 VDS에 의해 자유 전자가 이동하는 영역.

③ VGS를 가할 경우 : VGS〓0[V]일 때는 공핍층은 VDS에 의한 것이었지만, VGS를 증가시키면 그 전압이 역방향 전압이므로, VGS〓0[V}일 때보다 공핍층이 넓어져 같은 VDS일지라도 ID는 작아진다.

① 감소형 : 절연 게이트형(MOS형)FET는 게이트 전압 VGS가 가해짐에 따라 미리 형성된 채널을 좁혀서 드레인 전류 ID를 감소시키는 특성을 가지고 있으므로 감소형이라 한다.

② 증가형 : VGS를 가하지 않았을 때는 채널이 형성되지 않고, VGS를 가함으로써 채널이 형성되게 하여, VGS를 크게 함에 따라 채널이 넓어져 ID가 증가하도록 만든 것을 증가형이라 한다.